スーパーリニア級の並列アーキテクチャ

スーパーリニア級の並列アーキテクチャ:
リアルタイムAIによりパイプライン効率50%向上

スーパーリニア級の並列アーキテクチャ:リアルタイムAIによりパイプライン効率50%向上

  • すべてのパイプラインで必要なデータを先取りして事前に準備しておく予測MMUを使用する、すべてのパイプライン用のプロトコルを備えた単一層の統合キャッシュシステム
  • 超高速および超高帯域幅メモリアクセスを提供する複数の100bpsデータレーン
  • 最大64のプロセッサパイプラインから、あらゆるタイプのメモリアクセス動作用に設計されたアクティブメモリシステム
  • 緊密に結合された同時マルチコアCPUとインスタントデータアクセスのためのリアルタイムAIメモリシステム

スーパーリニア級の並列アーキテクチャ:
リアルタイムAIメモリシステムの3つの層

  • RevatronのリアルタイムAIメモリシステム設計には、各層がマルチコアCPUで異なる修正レベルを必要とする3つの層があります。
  • レイヤ1:マルチコアCPUにおける変更なし。メインメモリシステムに統合キャッシュと予測DDRコントローラを追加して、DDRメモリのページヒット率を向上させます。
  • レイヤ2:メモリシステムの変更。L1とL2キャッシュを削除し、MMUをリアルタイムAIで電源を供給されているものに置き換えて、DDRの予測アクセスを可能にします。
  • レイヤ3:パイプラインの変更。データがローカルで利用可能でない場合でも効率を高めるためにパイプラインに変数処理を追加します。